 Mentor FPGA設(shè)計(jì)培訓(xùn) |
|
班級(jí)規(guī)模及環(huán)境--熱線(xiàn):4008699035 手機(jī):15921673576( 微信同號(hào)) |
|
每期人數(shù)限3到5人。 |
|
上課時(shí)間和地點(diǎn) |
上課地點(diǎn)：【上�！浚和瑵�(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線(xiàn)白銀路站) 【深圳分部】：電影大廈(地鐵一號(hào)線(xiàn)大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號(hào)（中和大道） 【沈陽(yáng)分部】：沈陽(yáng)理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開(kāi)課時(shí)間(周末班/連續(xù)班/晚班）：Mentor FPGA設(shè)計(jì)培訓(xùn)：2020年3月16日 |
|
實(shí)驗(yàn)設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書(shū)，提升您的職業(yè)資質(zhì)
專(zhuān)注高端培訓(xùn)15年，端海提供的證書(shū)得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
|
最新優(yōu)惠 |
|
◆請(qǐng)咨詢(xún)客服。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽(tīng)；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費(fèi)提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
Mentor FPGA設(shè)計(jì)培訓(xùn)
|
培訓(xùn)方式以講課和實(shí)驗(yàn)穿插進(jìn)行
課程描述：
課程簡(jiǎn)介
Mentor Graphics是業(yè)界唯一擁有FPGA全流程設(shè)計(jì)工具的EDA廠家，本課程將幫您獲得熟練使用FPGA Advantage所需的眾多技巧，提高您的FPGA設(shè)計(jì)方法。本課程會(huì)講解如何創(chuàng)建特定的設(shè)計(jì)，從概念一直到芯片。大量的講解模塊將演示FPGA Advantage的完整設(shè)計(jì)流程，從HDL Desinger Series里創(chuàng)建一個(gè)基本的圖形化設(shè)計(jì)，通過(guò)Modelsim HDL仿真器來(lái)驗(yàn)證您的設(shè)計(jì)，再用Precision Synthesis把您的設(shè)計(jì)綜合優(yōu)化到一個(gè)物理器件上。在業(yè)界專(zhuān)家的指導(dǎo)下，手把手的練習(xí)將進(jìn)一步鞏固授課內(nèi)容并為您奉獻(xiàn)廣泛的工具使用經(jīng)驗(yàn)。
課程目的
借助HDL Designer Series快速建立HDL設(shè)計(jì)概念；
構(gòu)建HDL狀態(tài)機(jī)，方框圖，真值表，流程圖；
用Modelsim調(diào)試驗(yàn)證您的概念設(shè)計(jì)；
快速創(chuàng)建測(cè)試基準(zhǔn)；
用Precision把HDL設(shè)計(jì)綜合到廣泛的FPGA物理器件中；?
針對(duì)速度和面積優(yōu)化設(shè)計(jì)；
有效地運(yùn)用層次化設(shè)計(jì)；
執(zhí)行靜態(tài)時(shí)序分析；
運(yùn)用Top-down和Bottom-up設(shè)計(jì)技術(shù)；
設(shè)計(jì)單元復(fù)用；
利用高級(jí)的交互窗口能力支持調(diào)試；
使用調(diào)試分析功能；
創(chuàng)建和比較多個(gè)結(jié)果波形；
課程對(duì)象
FPGA/ASIC設(shè)計(jì)工程師；
CAD工程師和負(fù)責(zé)把FPGA Advantage集成到設(shè)計(jì)流程中的管理人員；
負(fù)責(zé)提高FPGA設(shè)計(jì)效率的CAD支持團(tuán)隊(duì)成員；
運(yùn)用VHDL、Verilog或mixed-HDL進(jìn)行仿真和分析的硬件、軟件及系統(tǒng)
|
首頁(yè) 課程表 報(bào)名 在線(xiàn)聊 講師 品牌 QQ聊 活動(dòng) 就業(yè)