欧美色欧美亚洲另类七区,惠美惠精品网,五月婷婷一区,国产亚洲午夜

嵌入式培訓

 
上海報名熱線:021-51875830
北京聯系方式:010-51292078
深圳聯系方式:4008699035
南京聯系方式:4008699035
武漢聯系方式:027-50767718
成都聯系方式:4008699035
廣州聯系方式:
4008699035
西安聯系方式:
029-86699670
端海研發與生產請參見網址:
www.shanghai66.cn
全英文授課課程(Training in English)
  首 頁   課程介紹   培訓報名  企業培訓   付款方式   講師介紹   學員評價   關于我們   聯系我們  承接項目 開發板商城  學院論壇
嵌入式OS--4G手機操作系統
嵌入式硬件設計
Altium Designer Layout高速硬件設計
開發語言/數據庫/軟硬件測試
芯片設計/大規模集成電路VLSI
其他類
           Cadence Silicon Ensemble自動布局布線與VCS仿真
  培養對象
  1.理工科背景,有志于數字集成電路設計工作的學生和轉行人員;
  2.需要充電,提升技術水平和熟悉設計流程的在職人員;
  3.集成電路設計企業的員工內訓。
   入學要求

        學員學習本課程應具備下列基礎知識:
        ◆電路系統的基本概念。

   班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號)
       每期人數限3到5人。
   上課時間和地點
上課地點:【上海】:同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山學院/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協同大廈
最近開課時間(周末班/連續班/晚班):
Cadence 自動布局 :2020年3月16日
   實驗設備
     ☆資深工程師授課

        
        ☆注重質量
        ☆邊講邊練

        ☆合格學員免費推薦工作

        ☆合格學員免費頒發相關工程師等資格證書,提升您的職業資質

        專注高端培訓15年,端海提供的證書得到本行業的廣泛認可,學員的能力
        得到大家的認同,受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★
   最新優惠
       ◆請咨詢客服。
   質量保障

        1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
        2、培訓結束后,授課老師留給學員聯系方式,保障培訓效果,免費提供課后技術支持。
        3、培訓合格學員可享受免費推薦就業機會。

        Cadence Silicon Ensemble自動布局布線與VCS仿真

第一階段

Cadence Silicon Ensemble自動布局布線

Cadence Silicon Ensemble是業界最優秀的布局布線工具之一,不但布通率極高,而且大大降低了布線時間,提高了工作效率。本次培訓的課程將提供您如何使用Silicon Ensemble Place and Route工具完成標準單元的布局布線。它包括在設計流程中庫單元的開發、調節系統參數及結果分析。

  ● 您可以學到:
生成用于布局布線的abstracts
 建立設計布局規劃
 在布局時放置單元和塊
 時序分析
 產生時鐘樹
 電源總線布線
 信號線布線
 寄生參數提取

  ● 適合的聽眾:具有一定的IC設計后端知識,熟悉UNIX操作系統。

  ● 課程安排
第一部分 :
Concepts and overview
Graphics interface setup
Netlist formats and data input
第二部分 :
Floorplanning and placement
Power routing
Global routing
第三部分:
Detailed signal routing
ECO function
Batch jobs

第二階段

Synopsys Verification with VCS 設計仿真驗證

● 簡介
  
VCS(verilog coding styles)是業界最優秀的仿真驗證工具之一,邏輯仿真主要針對門級以上(主要是RTL---傳輸門級)的邏輯設計,邏輯仿真器根據Verilog或VHDL的文本描述來建立設計模型,在一定的激勵輸入下觀測輸出波形,以驗證設計的邏輯正確性。通過本課程的學習,您將掌握用VCS驗證verilog設計的基本功能和調試技術,我們采用講課和課程試驗相結合的授課方式,課程試驗包括RTL(register transfer level)和門級驗證。

● 您將學到:
    ◎ 用
VCS模擬verilog設計
    ◎ 用
VCS調試verilog設計
    ◎ 運行快速
RTL-level回歸測試
    ◎ 運行快速
gate-level回歸測試

● 課程安排

第一部分 Debugging using VCS

  1. VCS Simulation Basics
  2. VCS Debugging Basics
  3. Interactive Debugging Basics
  4. Post-Processing with VirSim

第二部分 Fast Verification with VCS

  1. Debugging Simulation Mismatches
  2. Using PLI Routines with VCS
  3. Fast RTL Level Verification
  4. Fast Gate Level Verification
  5. AppendixVCS/VCM
主站蜘蛛池模板: 西安市| 宿松县| 云林县| 蒙城县| 香河县| 南丰县| 东兴市| 新野县| 北流市| 竹北市| 阿荣旗| 沈阳市| 斗六市| 五家渠市| 团风县| 富川| 偃师市| 荔浦县| 喀什市| 阆中市| 余庆县| 神农架林区| 宁陵县| 简阳市| 奉节县| 宁安市| 青龙| 运城市| 吉林市| 徐闻县| 洛隆县| 南皮县| 将乐县| 安顺市| 邳州市| 华蓥市| 保德县| 馆陶县| 台东县| 门头沟区| 合山市|