 班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
| 上課時間和地點 |
上課地點：【上海】：同濟大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班）：2019年1月26日 |
| 實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
| 質(zhì)量保障 |
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 |
課程大綱 |
| |
掌握使用FPGA實現(xiàn)DSP的基本理論和實現(xiàn)方法。
第一階段
Verilog for DSP
第二階段
Cordic算法實現(xiàn)
第三階段
浮點算法的定點處理
第四階段
浮點數(shù)與定點數(shù)
第五階段
浮點如何轉(zhuǎn)定點
第六階段
FPGA實現(xiàn)DSP的優(yōu)勢及應(yīng)用的典型場合
第七階段
多速率信號處理(中頻數(shù)字化的理論)
第八階段
帶通采樣定理
第九階段
內(nèi)插與抽取
第十階段
FFT IP Core的使用方法
第十一階段
FPGA+DSP架構(gòu)分析
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業(yè)